下面給大家介紹一種控制吸收電容充放電的電路圖。、
 （a）原理電路；（b）實用電路控制吸收電容充放電的電路圖　
  來自PWM集成控制器的脈沖使其通／斷工作。為使VF2的通／斷時間與VF1相反，增設雙向延時電路S1。現假設VF1為截止狀態，VF2為導通狀態，吸收電容Cr充電到VF1的漏極－源極間電壓，由此，也吸收加在VF1上的浪涌電壓。在由延時電路確定的延時時間后VF2截止，但這時，Cr兩端電壓等于加在VF1上的電壓，因此，為零電壓和零電流開關器件斷開方式。　　
   二次側二極管VD2的電流降為零，變壓器無勵磁能量。此時一次主繞組N1感應的回掃電壓變為零，以高于C1上電壓進行充電的吸收電容C1對一次主繞組N1反向放電，這樣，放電電流經VF2的寄生二極管（虛線所示）流通。Cr放電開始時，VF2必須截止。由于Cr放電，電容Cr與一次主繞組的電感Lp產生諧振。
　　若VF2為導通狀態，諧振繼續衰減振蕩，但VF2截止狀態時，電容Cr兩端電壓為零時振蕩停止。若Cr停止諧振，則以VF1和VF2的輸入較小容量電容繼續產生較短周期的諧振。VF1再度導通時，軔小電容放電電流流經VF1本身而消耗掉。VF1導通時，其小容量電容充電的電壓隨導通時間而改變，但Cr兩端電壓降到最低電壓，因此，可以減小Cr產生的損耗。也就是說，即使采用較大容量的電容Cr損耗也不會增大。　　
    一般的(de)M0S－FET寄生(sheng)二極(ji)(ji)管(guan)恢(hui)復特(te)性不適(shi)宜(yi)高頻，因(yin)(yin)此，增設(she)低耗二極(ji)(ji)管(guan)作為電(dian)(dian)容(rong)放電(dian)(dian)二極(ji)(ji)管(guan)，為使放電(dian)(dian)電(dian)(dian)流(liu)(liu)全(quan)部流(liu)(liu)經(jing)二極(ji)(ji)管(guan)VD1，在(zai)VF2回路中增加了逆(ni)阻斷(duan)二極(ji)(ji)管(guan)VD2．逆(ni)阻斷(duan)二極(ji)(ji)管(guan)VD2的(de)耐壓(ya)大(da)于(yu)VD1的(de)正向壓(ya)降即可，因(yin)(yin)此，選用(yong)肖特(te)基(ji)二極(ji)(ji)管(guan)（SBD）。另外(wai)，雙向延(yan)時(shi)元件宜(yi)采用(yong)可飽和電(dian)(dian)抗(kang)器，延(yan)時(shi)元件和YF2的(de)輸入電(dian)(dian)容(rong)共同決定延(yan)時(shi)時(shi)間(jian)(jian)，需要較(jiao)長延(yan)時(shi)時(shi)間(jian)(jian)時(shi)，可在(zai)柵極(ji)(ji)增接電(dian)(dian)容(rong)。輸出(chu)電(dian)(dian)流(liu)(liu)一減小，VF1的(de)導(dao)通時(shi)間(jian)(jian)就變(bian)短(duan)。這(zhe)導(dao)通時(shi)間(jian)(jian)若短(duan)于(yu)延(yan)時(shi)時(shi)間(jian)(jian)，則VF1截止后，VF2導(dao)通，因(yin)(yin)此，VF1漏極(ji)(ji)－源極(ji)(ji)間(jian)(jian)電(dian)(dian)壓(ya)UDS的(de)波形偏離正常波形，功(gong)耗也稍增大(da)。為降低最小輸出(chu)電(dian)(dian)流(liu)(liu)，延(yan)時(shi)時(shi)間(jian)(jian)要非常短(duan)，這(zhe)樣，就不能充分有(you)效利用(yong)電(dian)(dian)容(rong)Cr。這(zhe)里，作為大(da)致目(mu)標，最小輸出(chu)電(dian)(dian)流(liu)(liu)設(she)定為最大(da)輸出(chu)電(dian)(dian)流(liu)(liu)的(de)2％～3％。