下面給大家介紹一種控制吸收電容充放電的電路圖。、
 （a）原理電路；（b）實用電路控制吸收電容充放電的電路圖　
  來自PWM集成控制器的脈沖使其通／斷工作。為使VF2的通／斷時間與VF1相反，增設雙向延時電路S1。現假設VF1為截止狀態，VF2為導通狀態，吸收電容Cr充電到VF1的漏極－源極間電壓，由此，也吸收加在VF1上的浪涌電壓。在由延時電路確定的延時時間后VF2截止，但這時，Cr兩端電壓等于加在VF1上的電壓，因此，為零電壓和零電流開關器件斷開方式。　　
   二次側二極管VD2的電流降為零，變壓器無勵磁能量。此時一次主繞組N1感應的回掃電壓變為零，以高于C1上電壓進行充電的吸收電容C1對一次主繞組N1反向放電，這樣，放電電流經VF2的寄生二極管（虛線所示）流通。Cr放電開始時，VF2必須截止。由于Cr放電，電容Cr與一次主繞組的電感Lp產生諧振。
　　若VF2為導通狀態，諧振繼續衰減振蕩，但VF2截止狀態時，電容Cr兩端電壓為零時振蕩停止。若Cr停止諧振，則以VF1和VF2的輸入較小容量電容繼續產生較短周期的諧振。VF1再度導通時，軔小電容放電電流流經VF1本身而消耗掉。VF1導通時，其小容量電容充電的電壓隨導通時間而改變，但Cr兩端電壓降到最低電壓，因此，可以減小Cr產生的損耗。也就是說，即使采用較大容量的電容Cr損耗也不會增大。　　
    一般(ban)的(de)M0S－FET寄生(sheng)二(er)(er)極管恢復特(te)性不(bu)適宜(yi)高頻，因(yin)此，增設低耗二(er)(er)極管作為(wei)電(dian)容放電(dian)二(er)(er)極管，為(wei)使放電(dian)電(dian)流全部流經二(er)(er)極管VD1，在(zai)VF2回路(lu)中增加(jia)了(le)逆阻斷二(er)(er)極管VD2．逆阻斷二(er)(er)極管VD2的(de)耐壓(ya)(ya)大于VD1的(de)正向壓(ya)(ya)降即(ji)可(ke)，因(yin)此，選用(yong)肖(xiao)特(te)基二(er)(er)極管（SBD）。另外，雙向延時(shi)(shi)元件(jian)宜(yi)采用(yong)可(ke)飽(bao)和(he)電(dian)抗器，延時(shi)(shi)元件(jian)和(he)YF2的(de)輸入電(dian)容共同(tong)決定延時(shi)(shi)時(shi)(shi)間(jian)(jian)，需(xu)要較長延時(shi)(shi)時(shi)(shi)間(jian)(jian)時(shi)(shi)，可(ke)在(zai)柵極增接電(dian)容。輸出(chu)電(dian)流一減小(xiao)，VF1的(de)導(dao)通(tong)時(shi)(shi)間(jian)(jian)就變短(duan)。這(zhe)(zhe)導(dao)通(tong)時(shi)(shi)間(jian)(jian)若短(duan)于延時(shi)(shi)時(shi)(shi)間(jian)(jian)，則VF1截止后，VF2導(dao)通(tong)，因(yin)此，VF1漏極－源極間(jian)(jian)電(dian)壓(ya)(ya)UDS的(de)波形(xing)偏離正常波形(xing)，功(gong)耗也稍增大。為(wei)降低最小(xiao)輸出(chu)電(dian)流，延時(shi)(shi)時(shi)(shi)間(jian)(jian)要非常短(duan)，這(zhe)(zhe)樣，就不(bu)能充分有效利用(yong)電(dian)容Cr。這(zhe)(zhe)里(li)，作為(wei)大致目標，最小(xiao)輸出(chu)電(dian)流設定為(wei)最大輸出(chu)電(dian)流的(de)2％～3％。