下面給大家介紹一種控制吸收電容充放電的電路圖。、
 （a）原理電路；（b）實用電路控制吸收電容充放電的電路圖　
  來自PWM集成控制器的脈沖使其通／斷工作。為使VF2的通／斷時間與VF1相反，增設雙向延時電路S1。現假設VF1為截止狀態，VF2為導通狀態，吸收電容Cr充電到VF1的漏極－源極間電壓，由此，也吸收加在VF1上的浪涌電壓。在由延時電路確定的延時時間后VF2截止，但這時，Cr兩端電壓等于加在VF1上的電壓，因此，為零電壓和零電流開關器件斷開方式。　　
   二次側二極管VD2的電流降為零，變壓器無勵磁能量。此時一次主繞組N1感應的回掃電壓變為零，以高于C1上電壓進行充電的吸收電容C1對一次主繞組N1反向放電，這樣，放電電流經VF2的寄生二極管（虛線所示）流通。Cr放電開始時，VF2必須截止。由于Cr放電，電容Cr與一次主繞組的電感Lp產生諧振。
　　若VF2為導通狀態，諧振繼續衰減振蕩，但VF2截止狀態時，電容Cr兩端電壓為零時振蕩停止。若Cr停止諧振，則以VF1和VF2的輸入較小容量電容繼續產生較短周期的諧振。VF1再度導通時，軔小電容放電電流流經VF1本身而消耗掉。VF1導通時，其小容量電容充電的電壓隨導通時間而改變，但Cr兩端電壓降到最低電壓，因此，可以減小Cr產生的損耗。也就是說，即使采用較大容量的電容Cr損耗也不會增大。　　
    一般(ban)的(de)(de)M0S－FET寄(ji)生(sheng)二(er)極管恢復特性(xing)不適宜高頻，因此(ci)，增(zeng)設低耗二(er)極管作(zuo)為(wei)(wei)(wei)電(dian)(dian)(dian)容放(fang)電(dian)(dian)(dian)二(er)極管，為(wei)(wei)(wei)使放(fang)電(dian)(dian)(dian)電(dian)(dian)(dian)流全部流經(jing)二(er)極管VD1，在VF2回路(lu)中(zhong)增(zeng)加了逆(ni)阻(zu)斷二(er)極管VD2．逆(ni)阻(zu)斷二(er)極管VD2的(de)(de)耐(nai)壓(ya)大(da)于VD1的(de)(de)正向壓(ya)降即(ji)可，因此(ci)，選用肖特基(ji)二(er)極管（SBD）。另外，雙向延(yan)(yan)時(shi)(shi)(shi)(shi)(shi)元(yuan)件宜采用可飽和電(dian)(dian)(dian)抗(kang)器，延(yan)(yan)時(shi)(shi)(shi)(shi)(shi)元(yuan)件和YF2的(de)(de)輸(shu)入電(dian)(dian)(dian)容共同決定(ding)延(yan)(yan)時(shi)(shi)(shi)(shi)(shi)時(shi)(shi)(shi)(shi)(shi)間，需要(yao)較長延(yan)(yan)時(shi)(shi)(shi)(shi)(shi)時(shi)(shi)(shi)(shi)(shi)間時(shi)(shi)(shi)(shi)(shi)，可在柵(zha)極增(zeng)接電(dian)(dian)(dian)容。輸(shu)出電(dian)(dian)(dian)流一減小，VF1的(de)(de)導(dao)通時(shi)(shi)(shi)(shi)(shi)間就(jiu)變短。這導(dao)通時(shi)(shi)(shi)(shi)(shi)間若(ruo)短于延(yan)(yan)時(shi)(shi)(shi)(shi)(shi)時(shi)(shi)(shi)(shi)(shi)間，則VF1截止后，VF2導(dao)通，因此(ci)，VF1漏極－源(yuan)極間電(dian)(dian)(dian)壓(ya)UDS的(de)(de)波(bo)形偏離(li)正常(chang)(chang)波(bo)形，功耗也稍(shao)增(zeng)大(da)。為(wei)(wei)(wei)降低最(zui)小輸(shu)出電(dian)(dian)(dian)流，延(yan)(yan)時(shi)(shi)(shi)(shi)(shi)時(shi)(shi)(shi)(shi)(shi)間要(yao)非(fei)常(chang)(chang)短，這樣，就(jiu)不能充分(fen)有(you)效利(li)用電(dian)(dian)(dian)容Cr。這里(li)，作(zuo)為(wei)(wei)(wei)大(da)致目標，最(zui)小輸(shu)出電(dian)(dian)(dian)流設定(ding)為(wei)(wei)(wei)最(zui)大(da)輸(shu)出電(dian)(dian)(dian)流的(de)(de)2％～3％。