摘抄:智能充電器的電源和顯示的設計
第一章 緒 論
充電器才能真正意義上被稱為智能充電器,隨著越來越多的手持式電器的出現,對高性能、小尺寸、輕重量的電池充電器的需求也越來越大。電池技術的持續進步也要求更復雜的充電算法以實現快速、安全地充電,因此,需要對充電過程進行更精確地監控(例如對充、放電(dian)電(dian)流(liu)、充電(dian)電(dian)壓(ya)、溫(wen)度等的監控),以縮短充電(dian)時(shi)間,達到最大的(de)電(dian)池(chi)容量,并(bing)防(fang)止電(dian)池(chi)損壞。
智能充電器的設計包括硬件和軟件兩大部分,本人的主要任務是完成充電器設計的LCD顯示部分,其主要涉及的知(zhi)識包括:
(1) 自學AVR單片(pian)機的相關內容。
(2) 設計電源(yuan)電路。
(3) 設(she)計128*64液晶顯示控制電路和用C語言編制LCD顯示(shi)程序,用圖形方式顯示(shi)充(chong)電(dian)器電(dian)壓、電(dian)流等(deng)參數(shu)。
(4) 手工焊接和(he)ICCAVR編譯器的應用(yong)。
第二章(zhang) 硬件電路(lu)設計
經過前面對充電器原理、液晶模塊、ATmega
通過比較再結合本次設計的實際條件,由于Atmega
2.1 硬件電路主要芯片
以(yi)下是ATmega

圖2-1 ATmega
引(yin)腳說明:
VCC 數字電(dian)路的電(dian)源
GND 地
端口A(PA7~PA0) 端口A 作(zuo)為(wei)A/D 轉換器的(de)模擬(ni)輸(shu)入端。
端口A 為(wei)8 位雙向I/O 口,具有可編(bian)程的(de)內(nei)部上拉電阻。其輸出(chu)緩沖器具有對稱的(de)驅動特性(xing),可以輸出(chu)和(he)吸收(shou)大電流。
端口B(PB7~PB0) 端口B 為8 位雙向I/O 口,具(ju)(ju)有(you)可編程的內部上(shang)拉電(dian)(dian)阻(zu)。其輸(shu)出(chu)(chu)緩沖(chong)器(qi)具(ju)(ju)有(you)對(dui)稱(cheng)的驅(qu)動特性,可以輸(shu)出(chu)(chu)和吸收大(da)電(dian)(dian)流。
端口C(PC7~PC0) 端口C 為(wei)8 位雙向I/O 口(kou),具有(you)可編(bian)程的內部上(shang)拉電(dian)阻。其輸出(chu)緩(huan)沖器(qi)具有(you)對稱的驅動特性(xing),可以輸出(chu)和吸收大電(dian)流。
端口D((PD7~PD0) 端口D 為8 位雙向I/O 口(kou),具有可編程的內部上拉電阻(zu)。其(qi)輸(shu)出緩(huan)沖器具有對(dui)稱的驅動(dong)特性,可以(yi)輸(shu)出和吸收大(da)電流。
![]()
RESET 復(fu)位(wei)輸入引(yin)(yin)腳。持(chi)續時間超(chao)過(guo)最小門限時間的低(di)電平將引(yin)(yin)起(qi)系統復(fu)位(wei)。
XTAL1 反向(xiang)振(zhen)蕩(dang)放大(da)器與片內時鐘操作電路的輸入端。
XTAL2 反向振蕩放大器的輸出端。
AVCC AVCC是端口A與A/D轉換(huan)器的電源。不使用ADC時,該引腳(jiao)應直(zhi)接與VCC連接。使用ADC時應通過一個低通濾波器與VCC相連。
AREF A/D 的模擬基準輸入引(yin)腳。
AVR結構有兩個主要的存儲空間:數據存儲器空間和程序存儲器空間,此外,Atmega
(1) Atmega
16的形式。用戶程序的安全性要根據Flash程序存儲器的兩個區:引導(Boot) 程(cheng)序(xu)區和(he)應用程(cheng)序(xu)區,分開(kai)來(lai)考(kao)慮。
(2) 數據存儲器的尋址方式分為5種:直(zhi)接(jie)(jie)(jie)尋址、帶偏移量(liang)(liang)的間接(jie)(jie)(jie)尋址、間接(jie)(jie)(jie)尋址、帶預減量(liang)(liang)的間接(jie)(jie)(jie)尋址和帶后增量(liang)(liang)的間接(jie)(jie)(jie)尋址。
(3) ATmega
單(dan)片機(ji)的時鐘用(yong)于產生工作所需要的時序,其(qi)連(lian)接電路如下圖:

圖2-2 晶體振蕩器連接圖
XTAL1 與XTAL2 分別為用作片內振蕩器的反向放大器的輸入和輸出,考慮到其最大頻率不超過8MHz,這里選用的晶振為7.3728MHz。
Atmega
(1) 上電復位。電源電壓低于上電復位門限Vpot時,MCU復位。如果在單片機加Vcc電壓的同時,保持RESET引腳為低電平,則可延長復位周期。
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
Vcc Vpot Vpot
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
RESET Vrst Vrst
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
TIME-OUT
INTERINAL tTOUT tTOUT
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
RESET
圖2-3 RESET引腳與VCC相連時, 圖2-4 RESET引腳由外部控制時,
單片(pian)機的復位電(dian)平 單片機的(de)復位電平
(2) 外電復位。引腳RESET上的低電平持續時間大于最小脈沖寬度時MCU復位。
Vcc
![]()
![]()
![]()
![]()
![]()
